Дисплейные процессоры фирмы Филипс(PHILIPS) TDA933*H

Если строчные импульсы отсутствуют в течение трех последовательных строчных интервалов, то активизируется статусный бит МНР (регистр 01, бит 03) цифровой шины.

Строчный сигнал включается и выключается с процедурой медленного (мягкого) старт-стопа. Она реализована изменением продолжительности строчного импульса. Микросхема может быть установлена также в режим “фиксированного тока лучей" переводом бита FВС (регистр 01, бит D6) цифровой шины в 1. При этом емкость кинескопа разряжается током примерно 1 мА.

Его значение контролируется системой автоподстройки темнового тока. Можно также при выключении телевизора обеспечить темный экран изменением бита OSO (регистр 04, бит D3) цифровой шины.

В процессоре предусмотрена защита выходного каскада строчной развертки от пробоя. Для этого служит его вывод 5, на который через делитель подают напряжение питания выходного транзистора. При напряжении на выводе 5, большем 2 В, строчный запуск выключен.

Если он снижается менее 1,8 В, работа строчного генератора возобновляется с медленным стартом.

Перенапряжение по выводу 5 индицирует статусный бит FLS (регистр 01, бит D1) цифровой шины.

Дополнительная функция, выполняемая процессором, - “старт с малой мощностью” Она активизируется, когда на его стартовый вывод 22 поступает напряжение +5 В (при отсутствии напряжения +8 В на выводах 17 и 39) и ток около 3 мА. Строчная развертка начинает работать с частотой 50 (режим 2fн) или 25 (режим fн) кГц в дежурном состоянии.

Причем выходной сигнал не изменяется, пока не включится основное питающее напряжение. Лишь тогда частота выходного сигнала становится номинальной и развертка включается с процедурой медленного старта Изменением только обоих битов STB0 и STB1 (регистр 02 и 03 соответственно, бит 04) цифровой шины микросхема переводится в ждущий или рабочий режим.

Микросхема имеет шину общего применения, содержащую ЦАП на шесть бит. Выходное напряжение (вывод 25) - от 0,2 до 4 В. В модификации TDA9331H напряжение на этом выходе пропорционально строчной частоте (только в режиме VGA) Его можно использовать для управления питающим напряжением выходного каскада строчной развертки для обеспечения стабильного изображения при повышении частоты

Сигналы для кадровой развертки и коррекции E-W вырабатываются делителем частоты, который использует тактовый сигнал строчного генератора Делитель синхронизируется импульсами Va/Vd, формируемыми входным процессором или ВПК К кадровому генератору “пилы" подключены внешние резистор и конденсатор (через выводы 16 и 15) с малыми допусками.

В нормальном режиме кадровый генератор изменяет амплитуду в зависимости от частоты входного сигнала (50 или 60 Гц, а также 100 или 120 Гц). Когда же процессор переключен в режим VGA, амплитуда сигнала кадровой развертки не зависит от частоты входного сигнала. В этом режиме амплитуда коррекции E-W пропорциональна строчной частоте.

Принципиальная схема применения дисплейных процессоров TDA933*H

Рис. 1. Принципиальная схема применения дисплейных процессоров TDA933*H.

Кадровый выходной сигнал формируется в виде выходных пилообразных дифференциальных токов, снимаемых с выводов 1 и 2 микросхемы. Эти выводы должны быть связаны по постоянному току с выходным каскадом, например, на микросхеме TDA8350

Вертикальную геометрию подстраивают по цифровой шине Битами АО- А5 (см. табл 1) можно регулировать наклон, кадровую амплитуду, т. е. размер, S-коррекцию, сдвиг (только для компенсации офсета, создаваемого выходными каскадами или кинескопом), ZOOM, прокрутку, т. е. центровку (регистры 13-18 соответственно, биты D0-D5).

Следует иметь в виду, что в режиме fн начало кадрового отклонения фиксировано и не может быть изменено В режиме 2fн начало кадрового отклонения зависит от значения бита VSR цифровой шины (регистр 03, бит D6) Если VSR=0, начало кадровой развертки соответствует спаду входного импульса Va/Vd. При VSR=1 оно совпадает с его фронтом. В обоих случаях начало развертки можно подстраивать битами А0-A4 установки кадрового ожидания (задержки) цифровой шины (регистр 19, биты D0- D4). Минимальное значение задержки равно восьми строчным периодам.

Система управления коррекцией “восток-запад” (Е-W) имеет однотактный выход (вывод 3 микросхемы). Геометрию Е-W подстраивают по амплитуде, отношение параболы Е-W к ширине, изменению ее вверху и внизу растра, а также по трапеции битами А0-А5 цифровой шины (регистры 0Е-10, 1Е и 11 соответственно, биты D0-D5).

При использовании выходной микросхемы TDA8350 сигнал коррекции Е-W подают на ее вывод 12. В ней он усиливается и снимается с вывода 11.

Видеопроцессор TDA933*H имеет вход (вывод 4) компенсации влияния высокого напряжения (ЕНТ), через который происходит управление как кадровым, так и системы Е-W выходным сигналом. Регулирующее влияние можно изменять по цифровой шине теми же битами АО- А5 (регистр 12, биты D0-D5).

Кадровая защитная функция, т. е. защита кинескопа при нарушении работы кадровой развертки, связана с выходом трехуровневых синхроимпульсов (вывод 9). Защитный импульс с выходной микросхемы (из серии TDA835*) должен быть подан на вывод 9 процессора, который чувствителен к току. Если защитный импульс отсутствует или его длительность слишком велика, инициируется статусный бит NDF (в 1 ) в цифровой шине (регистр 00, бит D3) и выходы R, G В процессора закрываются Если защитная функция выключена переводом в 0 бита EVG цифровой шины (регистр 04, бит D1), неисправность индицирует только статусный бит NDF.

Практическая принципиальная схема варианта платы дисплейного процессора представлена на рис. 3. На разъем Х4 платы поступают входные сигналы Y, U, V c процессора TDA9221H или со 100-герцового цифрового БПК, на разъем Х1 подают внешние сигналы RGB-3 с разъема SCART а на разъем Х2 - сигналы RGB-4 с процессора управления (OSD) или с блока телетекста С разъема Х3 снимают выходные сигналы RGВ на видеоусилители, а на разъем подают сигнал АББ На разъем Х5 приходят запускающие кадровый и строчный синхроимпульсы.

В варианте платы использована выходная кадровая микросхема TDA8350 (DA2). Запускающие противофазные кадровые сигналы поступают на ее выводы 1 и 2, а с ее выводов 9 и 5 через измерительные резисторы R35, R36 и разъем Х6 сигналы проходят на кадровые катушки ОС кинескопа. На микросхему DA2 подают напряжения питания + 18 (на вывод 4) и +45 (на вывод 8) В.

С вывода 8 процессора DA1 снимают импульсы для запуска выходного каскада строчной развертки на разъем Х8 Импульсы ее обратного хода через резисторы R28 и R25 приходят на вывод 13 микросхемы. Увеличение их размаха сверх некоторого значения свидетельствует о перенапряжении и вызывает срабатывание компенсирующего узла на транзисторах VT3, VT4, напряжение с выхода которого поступает на вывод 4 микросхемы.

Напряжение на ее выводе 7 поддерживается на номинальном уровне +5 В, что необходимо для питания цифровых узлов процессора. Если оно уменьшается до 4,3 В, активизируется бит POR.

На вывод 14 микросхемы через фильтр Б29С32 подано напряжение ОС с высоковольтной обмотки строчного трансформатора (ЕНТ) и воздействует на вторую систему ФАПЧ. При этом битами А0-А5 (регистр ОС, биты D0-D5) цифровой шины можно изменять центровку изображения по горизонтали.

Вывод 5 процессора служит для защиты строчного транзистора от пробоя На вывод через делитель подано напряжение питающее выходной каскад строчной развертки Когда напряжение на выводе превышает 2 В строчная развертка выключается Чтобы исключить влияние коротких (менее 10 нс) выбросов, управляющий сигнал поступает с разъема Х7 через фильтр R22С23.

Вывод 43 процессора служит для управления ограничением среднего тока лучей. Внутренним делителем на этом выводе установлено напряжение 3.6 В Управление обеспечивает каскад на транзисторе У12, на базу которого подано напряжение ОС по высоковольтной цепи (ЕНТ). При увеличении тока лучей напряжение на базе транзистора понижается, он открывается и уменьшает напряжение на выводе 43 микросхемы.

При его уменьшении до 3,3 В начинает снижаться контрастность изображения, причем до минимума при значении 2,2 В Дальнейшее уменьшение напряжения в пределах 1,8... 1 В снижает яркость до минимума. Если же, наоборот, напряжение ЕНТ возрастает, повышая напряжение на выводе 4 больше 3,9 В, бит PRD цифровой шины установится в 1, строчный выход процессора выключится и он перейдет в ждущий режим

Когда напряжение питания блоков развертки недопустимо уменьшается, каскад на транзисторе VТ1 вызывает увеличение напряжения на выводе 29 микросхемы до значения, большего 1,5 В При этом происходит выключение разверток, разрядка кинескопа и переход процессора в ждущий режим. Управляющий каскад на транзисторе УТ1 может быть выключен замыканием вывода 29 с общим проводом через контакты К1.

При разработке программы управления видеопроцессором необходимо предусмотреть раздел, соответствующий процедуре его запуска. Вначале должна выполняться запись всех статусных байтов до тех пор, пока не будет получено значение POR=0 Далее биты STB1 и STB0 должны быть установлены в 0 и записаны все субадресные байты 00- 1F а также бит NRF=0. После этого биты STB1 и STB0 должны переключиться в 1. Необходимо помнить, что все неиспользуемые регистры или отдельные биты необходимо установить в 0.

После загрузки последнего субадреса программы калибруется строчный генератор По окончании калибровки бит устанавливается в 0.

Б. Хохлов, доктор техн. наук, г. Москва. Р2001, 7.

0 1533 Микросхемы
дисплейный процессор справочник
Написать комментарий:

cashback